JP3076234

Publication Title:

MANUFACTURE OF FIELD EFFECT TRANSISTOR

Abstract:

Abstract of JP3076234

PURPOSE:To restrain the increase in the gate resistance by lessening the gate electrode length than designed value even if the gate length is lessened by a method wherein the second resist layer filled up in a recess region is removed taking an inverse mesa shape and then a gate electrode is coat-formed on the removed part. CONSTITUTION: The first resist layer 6 having an opening part in specific width is formed and after forming a recess region in specific depth from the opening part, a coated layer is formed in the region corresponding to the opening part of the resist layer from the first resist layer 6 to the recess region 7. Later, after filling up the recess region and coating the second resist layer 9 from the opening part of the first resist layer 6 extending over the whole region of the coated layer, exposure and development processors in specific amount are performed to remove the second resist layer 9 taking an inverse mesa shape. The gate electrode length can be lessened than the opening width of the first layer by coat-forming the removed part with a gate electrode 10. Furthermore, the increase in the gate resistance can be restrained even if the gate electrode length is lessened by giving the inverse mesa shape to the gate electrode section.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

This Patent PDF Generated by Patent Fetcher(TM), a service of Stroke of Color, Inc.

② 公 開 特 許 公 報 (A) 平3−76234

⑤Int.Cl. 5

識別記号 庁内整理番号

❸公開 平成3年(1991)4月2日

H 01 L 21/338 21/28 29/812

G 7738-5F

7735-5F H 01 L 29/80

H () L 29/80 F 審査請求 未請求 請求項の数 1 (全5頁)

□ 電界効果トランジスタの製造方法

②特 願 平1-213570

20出 願 平1(1989)8月18日

忽発明者渡瀬

学 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

加出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 增雄 外2名

明細智

1. 発明の名称

電界効果トランジスタの製造方法

2.特許請求の範囲

表面にソース電極およびドレイン電極が所定間 陽をおいて形成された半導体基板上の全面にわた り、第1の被覆層を所望の厚さで形成する工程。 前記ソース電概およびドレイン電極で挟まれた領 域の第1の被覆層上の所望の位置に所定幅の開孔 部を有し、他を被覆する第1のレジスト層を形成 する工程、前記第1のレジスト層をマスクとして、 前記第1のレジスト層の開孔部に対し異方性エッ チングを施して前記第1の被覆層に前記第1のレ ジスト層の開孔部と同一形状の開孔部を形成し、 前記半導体基板を部分的に露出させる工程、露出 した前記半導体基板表面に対し、前配第1の被覆 層をマスクとしてエッチングを行い、所望の深さ のリセス領域を形成する工程、前配第1のレジス ト層上方から所定の金属層を被費させることによ り、前記第1のレジスト層上および前記リセス領

域内の前記第1のレジスト層の関孔部に相当する 領域に第2の被覆層を形成する工程,前配りセス 領域を充塡し、かつ前記第1の被費層および第1 のレジスト層の開孔部から前記第2の被覆層上全 域にわたり第2のレジスト層を被着する工程。所 定の照射量の露光と現像を行い、前配第2の被覆 暦 上の第2のレジスト層を除去し、前記第2の被 覆櫃を露出させると同時に前記第1の被覆暦およ び第1のレジスト層の開孔部から前記リセス領域 にわたり逆台形状に前記第2のレジスト層を除去 し、前記リセス領域内の第2の被覆層を併せ露出 させる工程,前記りセス領域内に残存する前記第 2 のレジスト暦をマスクとして前記りセス領域内 の第1の被復職を除去し、前記半導体基板を露出 させると間時に前記第1のレジスト層上の第2の 被覆層を除去する工程、前記りセス領域の露出し た前記半導体基板表面から前記第1のレジスト層 上にわたりゲート電極材料を被着させる工程。前 記第1のレジスト層,前記リセス領域内の第2の レジスト履および前記第1のレジスト層上の不要 なゲート電極材料を除去する工程を含むことを特徴とする電界効果トランジスタの製造方法。 3. 発明の詳細な説明

2 . 70 -71 -72 - 144 -2 - 144 -2

〔産業上の利用分野〕

との発明は、電界効果トランセスタの製造方法 に係り、特にリセスゲート構造におけるゲート電 極長の短縮とゲート抵抗の低減を目的とした電界 効果トランセスタの製造方法に関するものである。 (従来の技術)

単結晶半導体基板として、ヒ化ガリウム(GaAs)を用いたショットキー障壁ゲート構造のGaAs電界効果トランジスタ(GaAsMESFET)を例にとって以下の説明を行う(特開昭62-154670号公報参照)。

第2図(a)~(d)は従来のG a A s M E S F E T の製造方法の概略を示す工程断面図である。 この従来例の場合、半絶緑性 G a A s 基板 1 1 上に気相エピタキシャル成長法などでチャンネル層となる半導体層 1 2 を形成し、この半導体層 1 2 の表面にドレイン電極 1 3 およびソース電極 1 4 の

[発明が解決しようとする課題]

しかしながら、この方法においては、リセス領域16内に形成されるゲート電極17の形状は、周知のように成長方向に先細りし台形状となることから、ゲート電極抵抗の増大を招き高周波性能の大幅な劣化が余儀なくされる場合が生じていた。また、ゲート長はレジスト優16の関孔部幅で規

定されているため、ゲート長短縮のためには、写真製版工程で使用するマスクのパクーンの微細化やレジスト層15の繋光,現像特性を向上させ、レジスト断面形状を厳密に制御する必要がある等の解決しなければならない多くの課題を有していた。

ての発明は、このような従来の問題点を解消するためになされたもので、ゲート抵抗の低減とゲート長の短縮が制御性良く遊戏できる電界効果トランジスタの製造方法を得ることを目的とする。 (課題を解決するための手段)

現像を行うことにより、リセス領域内の第2のレ ジスト暦を逆台形状に除去し、その除去部分にゲ ート電極を被精形成するものである。

(作用)

〔寒施例〕

以下、この発明の一実施例を図面について説明する。

第1図(a)~(k)はG a A s M E S F E T のこの発明による製造方法の一実施例の主要工程を示す断面図である。

しかる後、第1図 (e) に示すように、第1のレ ジスト簡8および第1の被覆溜5をマスクとして n型GaAs半導体層2を所定の深さ、例えば2 000~5000ス堀込み凹形状のりセス領域で を形成する。その後、第1図(f)に示すように、 試料全面に、例えばTi等からなる厚さ数百入の 第2の被覆層8を形成する。第2の被覆層8は、 第1のレジスト暦6上およびその開孔部のリセス 領域7内に開孔部と開一形状で被着される。また、 第2の被覆層8は、第1の被覆層5と第1のレジ スト層6の開口部領域で連なるように形成する。 これは後工程で形成する第2のレジスト層9と第 1のレジスト層6の干渉を防止するためである。 続いて、第1図(g) に示すように、試料上に第 2 のレジスト暦 9 を被着させることにより、りゃ ス領域7を充塡させ、かつ第1のレジスト層6の・ 開孔部から第2の被覆層8上にレジスト層9を形 成する。しかる後、第1図(h)に示すように、 第2のレジスト簡9に所定照射量の露光を行い、 所定の現像を行うことにより、第1のレジスト層

6 に形成された第 2 の被覆層 8 上の第 2 のレジスト層 9 を除去すると同時にリセス領域 7 内の第 2 のレジスト層 9 を逆台形状に除去し、リセス領域7内に被着された第 2 の被覆層 8 を露出させる。

とのように、上記実施例では、リセス領域7 内に充塡した第2のレジスト圏9を逆台形状に除 去し、その除去部分にゲート電極10を被着形成するようにしたことから、ゲート電極長が設計値 (第1のレジスト暦6の開孔部幅)より短縮できる。また、ゲート電極10の断面形状が逆台形状となることからゲート長が短縮されてもゲート抵抗の増加は抑制できるばかりでなく、ゲート抵抗を低減することができる。

(発明の効果)

以上説明したように、この発明は、リセス領域内に充塡した第2のレジスト暦を逆台形状には除ったので、ゲート電極を被着形成するのシスト暦間孔部幅)より短縮できる。また、ゲート電極の断面形状が逆台形となることからゲート長が短縮されてもゲート抵抗の増加が抑制できる等の効果が得られる。


4. 図面の簡単な説明


を示す。


第1図はこの発明の電界効果トランジスタの製造方法の一実施例の主要工程を示す断面図、第2 図は従来の製造方法の主要工程を示す断面図である。


図において、1 は半絶緑性 G a A s 基板、 2 はn 型 G a A s 半導体層、 3 はドレイン電極、 4 はソース電極、 5 は第 1 の被 優 層、 6 は第 1 のレジスト層、 7 はリセス領域、 8 は第 2 の被 骰 層、 9 は第 2 のレジスト層、 1 0 はゲート 電 様 で ある。なお、各 図中の同一符号は同一または相当部分

第 1 図その1










3:ドレイン電格 4:ソース電板 5:第1の被理暦 6:第1のレビスト層

1 図その3

第 1 図その2



7 : リセス領域 8 : 第2の被程度 9 : 第2のレジストル

(i) $\frac{3}{9}$ $\frac{4}{9}$ $\frac{6}{5}$ $\frac{5}{2}$ $\frac{10}{9}$ $\frac{10}{9}$

10:ゲート電極

第 2 図

